Schéma électronique :

Nous voici à l'étape suivante de la réalisation ; aux différents blocs fonctionnels présentés dans la partie "description du montage" a succédé un ensemble de composants électroniques réalisant ces fonctions ; notre choix s'est porté sur des composants ultra-courants, facilement disponibles et à prix raisonnable, à l'exclusion volontaire de tout circuit spécialisé (qui ferait perdre au montage son caractère pédagogique) ; si votre détaillant ne peut pas vous fournir de résistances de 30k (c'est possible car cette valeur n'est pas normalisée dans la série 'E12' la plus courante, mais dans la série 'E24'), alors mettez en série deux résistances de 15k, plutot que d'utiliser une valeur approchée :
 -[15k]-[15k]-  <=>  -[30k]- 

Réalisation des différentes parties du montage :

• Le générateur de signal d'horloge est un classique NE555, associé à quelques composants périphériques habituels ; un réglage a été prévu (AJ1) pour autoriser diverses fréquences d'échantillonnage.
  Rappelons que Fe = 1 / [0,7 x (R23+2xAJ1+2xR24) x C1]
  d'où, pour 47000 > AJ1 > 0, la gamme suivante : 4386Hz < Fe < 30702Hz.
  (sur notre prototype : de 4,2 à 27,3 khz, le réglage se faisant très facilement à l'oreille).
  Le NE555 est extrèmement courant, aussi nous ne détaillerons pas ici son schéma interne ou son fonctionnement en astable, qui sont on ne peut plus classiques ; le visiteur intéressé trouvera toutes sortes de descriptions sur Internet (voir moteurs de recherche)...

• Le compteur binaire 17 bits est constitué de deux compteurs 12 bits CD4040 en cascade, les sorties Q5 à Q11 du deuxième 4040 (IC2) ne sont donc pas utilisées ; les 16 premières sorties permettent un défilement des 65536 adresses (octets) de la mémoire (2 à la puissance 16 = 65536) ; la sortie 17 (Q4 de IC2) fournit une information de fin de message : en passant au niveau logique 1, elle interdit les fronts descendant qui incrémentent l'entrée d'horloge de IC1. Les deux diodes D2 et D3, et la résistance R21 constituent une fonction "OU logique" câblée, représentée sur le schéma synoptique de la page [Description].

• Quelques mots concernant le bouton poussoir : il peut s'agir d'un capteur assez sommaire : deux punaises sur l'encadrement de la porte, une feuille de papier aluminium collée sur le battant faisant contact lorsque celle-ci est fermée ; à l'ouverture, le contact se rompt, les compteurs peuvent s'incrémenter, la mémoire est validée, le message est lu. Il est préférable de laisser un blanc de 0,2s en début de message pour pallier l'absence de circuit anti-rebonds, et laisser au visiteur le temps d'entrer ; il faut également s'assurer que la porte restera ouverte au moins pendant la durée du message.

• La mémoire : comme indiqué précédemment, il s'agit d'une EPROM CMOS de type 27C512, de 64 ko (512 kbits) ; le schéma laisse apparaître ses 16 bits d'adresses et ses 8 bits de données. L'EPROM se trouve toujours en "lecture", la broche 22 (OE\ : Output Enable) est donc forcée au niveau logique "0". La mémoire est mise en haute impédance tant que le bouton poussoir est appuyé (Chip Select CS\ à "1"). Le choix de la technologie CMOS permet de maintenir la consommation globale du montage dans une limite tout à fait raisonnable (fonctionnement sur pile 9V), environ 30 mA, voire moins selon le réglage du volume, contre près de 80 mA pour une 27512 NMOS (cela dépend du modèle).

• Le convertisseur numérique / analogique : les sorties de la mémoire sont modélisées par des sources de tension valant Vcc ou 0 selon l'état de la sortie considérée, (Sortie n, bit bn à 0 ou 1, tension de la sortie Vn = bn.Vcc) :

  

  • Rs se calcule très facilement en remplaçant les sources par des fils : Rs = R.(5/3)

  • Le calcul de Vs est plus compliqué ; procédons par superposition :
    La valeur Vs globale du montage est égale à la somme des influences respectives de chacune des sources prises isolément.
    En clair : Vs = Vs0+Vs1+Vs2+Vs3+Vs4+Vs5+Vs6+Vs7.
    Exemple pour Vs7 : valeur prise par Vs en remplaçant toutes les sources par des fils, sauf la source (b7.Vcc) : Vs7 = (b7.Vcc)x(1/3).
    En procédant de même avec les autres sources, on a :
    Vs6 = (1/2)x(b6.Vcc)/3,
    Vs5 = (1/4)x(b5.Vcc)/3,
    Vs4 = (1/8)x(b4.Vcc)/3,
    Vs3 = (1/16)x(b3.Vcc)/3,
    Vs2 = (1/32)x(b2.Vcc)/3,
    Vs1 = (1/64)x(b1.Vcc)/3,
    Vs0 = (1/128)x(b0.Vcc)/3.
    D'où : Vs = (1/3).Vcc.(b7+b6/2+b5/4+b4/8+b3/16+b2/32+b1/64+b0/128)
    Soit : VS = 2/3 x Vcc/256 x  (b0+2.b1+4.b2+8.b3+16.b4+32.b5+64.b6+128.b7)
    
    Par exemple avec l'octet $C8 en HEXA, qui vaut '11001000' en binaire :
    avec b7=b6=b3='1', b5=b4=b2=b1=b0='0' et Vcc=+5V,
    Vs = (2/3).(5/256).(128+64+8) = 2,604 V

  • Vs alimente à travers Rs, l'ensemble [C2,C3,AJ2] :
    - Rs et C2 constituent un filtre passe-bas qui élimine les fréquences élevées (proches et au-dela de la fréquence d'échantillonnage).
    - C3 et AJ2 forment un filtre passe haut dont le rôle est essentiellement de supprimer la composante continue en sortie du CNA (En l'absence de son, la sortie de la mémoire est stable autour de $80, ce qui donne environ : Vs = 1,67V).
    - Le calcul de l'ensemble Rs, C2, C3, AJ2 n'est pas insurmontable, mais tout de même un peu fastidieux, aussi je ne le développerai pas ici ; la bande passante simulée du filtre passe-bande ainsi obtenu préserve à peu près les fréquences de la voix (nous ne sommes pas dans le domaine de la haute fidélité !).

• L'ampli BF et le haut-parleur : il fallait un petit ampli BF bon marché, avec un minimum de composants périphériques, et qui ait fait ses preuves : notre choix s'est porté sur un LM386, le schéma de montage étant tiré de la note d'application du circuit ; un petit haut-parleur basse impédance de récupération conviendra très bien (quelques ohms, 1 Watt, et de 5 à 8 cm de diamètre, valeurs non critiques !).

Remarque : les documentations au format PDF (en anglais) des différents circuits intégrés utilisés dans ce montage sont disponibles sur Internet, et faciles à trouver en passant par vos moteurs de recherches préférés...

Sommaire	cliquez ici si le menu est absent	Sommaire